IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re application of:

Art Unit: Not assigned

Akiyoshi AOYAGI

Examiner: Not assigned

Serial No: Not assigned

Filed: August 21, 2003

For: Semiconductor Device, Method for

Manufacturing Semiconductor Device and Electronic Equipment

TRANSMITTAL OF PRIORITY DOCUMENT

Mail Stop PATENT APPLICATION Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Dear Sir:

Enclosed herewith is a certified copy of Japanese patent application No. 2002-248867 which was filed August 28, 2002, from which priority is claimed under 35 U.S.C. § 119 and Rule 55.

Acknowledgment of the priority document(s) is respectfully requested to ensure that the subject information appears on the printed patent.

Respectfully submitted,

HOGAN & HARTSON L.L.P.

Date: August 21, 2003

Lawrence J. McClure Registration No. 44,228

Attorney for Applicant(s)

500 South Grand Avenue, Suite 1900 Los Angeles, California 90071

Telephone: 213-337-6700 Facsimile: 213-337-6701



日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2002年 8月28日

出 願 番 号

Application Number:

特願2002-248867

[ST.10/C]:

[JP2002-248867]

出 願 人 Applicant(s):

セイコーエプソン株式会社

2003年 6月12日

特 許 庁 長 官 Commissioner, Japan Patent Office



8

【書類名】 特許願

【整理番号】 J0090166

【あて先】 特許庁長官殿

【国際特許分類】 H01L 25/07

【発明者】

【住所又は居所】 長野県諏訪市大和3丁目3番5号

セイコーエプソン株式会社内

【氏名】 青柳 哲理

【特許出願人】

【識別番号】 000002369

【氏名又は名称】 セイコーエプソン株式会社

【代理人】

【識別番号】 100095728

【弁理士】

【氏名又は名称】 上柳 雅誉

【連絡先】 0266-52-3139

【選任した代理人】

【識別番号】 100107076

【弁理士】

【氏名又は名称】 藤綱 英吉

【選任した代理人】

【識別番号】 100107261

【弁理士】

【氏名又は名称】 須澤 修

【手数料の表示】

【予納台帳番号】 013044

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

10

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 0109826

【プルーフの要否】 要



【書類名】 明細書

【発明の名称】 半導体装置及び半導体装置の製造方法並びに電子機器【特許請求の範囲】

【請求項1】 ベース配線が設けられたベース基板と、

前記ベース配線に電気的に接続される第1の配線を含み、前記ベース基板の上 方に設けられた第1の基板と、

前記第1の配線に電気的に接続される第1の電極を含み、前記ベース基板と前 記第1の基板との間に設けられた第1の半導体素子と、

前記ベース配線に電気的に接続される第2の配線を含み、前記第1の基板の上 方に設けられた第2の基板と、

前記第2の配線に電気的に接続される第2の電極を含み、前記第1の基板と前 記第2の基板との間であって前記第1の半導体素子の上方に設けられた第2の半 導体素子とを備え、

前記第1の基板は、前記第1の半導体素子が下方に設けられた第1の領域と前 記第1の配線の前記ベース配線と接合する部分が位置する第2の領域とを有し、 さらに前記第1の領域と前記第2の領域との間に第1の屈曲部を有し、

前記第2の基板は、前記第2の半導体素子が下方に設けられた第3の領域と前記第2の配線の前記ベース配線と接合する部分が位置する第4の領域とを有し、 さらに前記第3の領域と前記第4の領域との間に第2の屈曲部を有する ことを特徴とする半導体装置。

【請求項2】 前記第1の半導体素子の第1の電極を有する面は矩形形状であって、第1の辺と、前記第1の辺よりも長い辺であって前記第1の辺と交わる第2の辺と、を含み、

前記第2の半導体素子の第2の電極を有する面は矩形形状であって、第3の辺と、前記第3の辺よりも長い辺であって前記第3の辺と交わる第4の辺と、を含み、

前記第1の半導体素子と前記第2の半導体素子とは、前記第2の辺と前記第4 の辺とが平行になるように配置される

ことを特徴とする請求項1に記載の半導体装置。



【請求項3】 前記第1の半導体素子の第1の電極を有する面は矩形形状であって、第1の辺と、前記第1の辺よりも長い辺であって前記第1の辺と交わる第2の辺と、を含み、

前記第2の半導体素子の第2の電極を有する面は矩形形状であって、第3の辺と、前記第3の辺よりも長い辺であって前記第3の辺と交わる第4の辺と、を含み、

前記第1の半導体素子と前記第2の半導体素子とは、前記ベース基板に投影した前記第2の辺と前記第4の辺とが互いに交差するように配置されることを特徴とする請求項1に記載の半導体装置。

【請求項4】 前記ベース基板の表面と対向する前記第1の基板の面は矩形形状であって、第1の辺と、前記第1の辺よりも長い辺であって前記第1の辺と交わる第2の辺と、を含み、

前記ベース基板の表面と対向する前記第2の基板の面は矩形形状であって、第3の辺と、前記第3の辺よりも長い辺であって前記第3の辺と交わる第4の辺と、を含み、

前記第1の基板と前記第2の基板とは、前記第2の辺と前記第4の辺とが平行 になるように配置される

ことを特徴とする請求項1に記載の半導体装置。

【請求項5】 前記ベース基板の表面と対向する前記第1の基板の面は矩形 形状であって、第1の辺と、前記第1の辺よりも長い辺であって前記第1の辺と 交わる第2の辺と、を含み、

前記ベース基板の表面と対向する前記第2の基板の面は矩形形状であって、第3の辺と、前記第3の辺よりも長い辺であって前記第3の辺と交わる第4の辺と、を含み、

前記第1の基板と前記第2の基板とは、前記ベース基板に投影した前記第2の 辺と前記第4の辺とが互いに交差するように配置される

ことを特徴とする請求項1に記載の半導体装置。

【請求項6】 前記第1の基板には、前記第1の屈曲部に開口部が形成されていることを特徴とする請求項1から5の何れかに記載の半導体装置。



【請求項7】 前記第2の基板には、前記第2の屈曲部に開口部が形成されていることを特徴とする請求項1から6の何れかに記載の半導体装置。

【請求項8】 第1の配線を有する第1の基板に第1の電極を有する第1の 半導体素子を、前記第1の電極を前記第1の配線に電気的に接続させて実装する 工程と、

ベース配線が設けられたベース基板の上方に、前記ベース基板に対して前記第 1の基板の第1の半導体素子が実装された面側を向けて前記第1の基板を配置し 、前記第1の基板に第1の屈曲部を設けて前記第1の配線を前記ベース配線に電 気的に接続する工程と、

第2の配線を有する第2の基板に第2の電極を有する第2の半導体素子を、前 記第2の電極を前記第2の配線に電気的に接続させて実装する工程と、

前記第1の基板の上方において、前記第1の基板に対して前記第2の基板の前 記第2の半導体素子が実装された面側を向けて前記第2の基板を配置し、前記第 2の基板に第2の屈曲部を設けて前記第2の配線を前記ベース配線に電気的に接 続する工程と、

を含むことを特徴とする半導体装置の製造方法。

【請求項9】 前記第1の半導体素子の第1の電極を有する面は矩形形状であって、第1の辺と、前記第1の辺よりも長い辺であって前記第1の辺と交わる第2の辺と、を含み、

前記第2の半導体素子の第2の電極を有する面は矩形形状であって、第3の辺と、前記第3の辺よりも長い辺であって前記第3の辺と交わる第4の辺と、を含み、

前記第2の基板を前記第1の基板の上方に設ける工程において、前記第2の辺と前記第4の辺とが平行になるように、前記第2の基板を配置する

ことを特徴とする請求項8に記載の半導体装置の製造方法。

【請求項10】 前記第1の半導体素子の第1の電極を有する面は矩形形状であって、第1の辺と、前記第1の辺よりも長い辺であって前記第1の辺と交わる第2の辺と、を含み、

前記第2の半導体素子の第2の電極を有する面は矩形形状であって、第3の辺

と、前記第3の辺よりも長い辺であって前記第3の辺と交わる第4の辺と、を含 み、

前記第2の基板を前記第1の基板の上方に設ける工程において、前記ベース基板に投影した前記第2の辺と前記第4の辺とが互いに交差するように、前記第2の基板を配置する

ことを特徴とする請求項8に記載の半導体装置の製造方法。

【請求項11】 前記第1の基板の前記ベース基板の表面と対向する面は矩形形状であって、第1の辺と、前記第1の辺よりも長い辺であって前記第1の辺と交わる第2の辺と、を含み、

前記第2の基板の前記ベース基板の表面と対向する面は矩形であって、第3の 辺と、前記第3の辺よりも長い辺であって前記第3の辺と交わる第4の辺と、を 含み、

前記第2の基板を前記第1の基板の上方に設ける工程において、前記ベース基板に投影した前記第2の辺と前記第4の辺とが平行になるように、前記第2の基板を配置する

ことを特徴とする請求項8に記載の半導体装置の製造方法。

【請求項12】 前記第1の基板の前記ベース基板の表面と対向する面は矩形形状であって、第1の辺と、前記第1の辺よりも長い辺であって前記第1の辺と交わる第2の辺と、を含み、

前記第2の基板の前記ベース基板の表面と対向する面は矩形形状であって、第3の辺と、前記第3の辺よりも長い辺であって前記第3の辺と交わる第4の辺と、を含み、

前記第2の基板を前記第1の基板の上方に設ける工程において、前記ベース基板に投影した前記第2の辺と前記第4の辺とが互いに交差するように、前記第2の基板を配置する

ことを特徴とする請求項8に記載の半導体装置の製造方法。

【請求項13】 さらに、前記第1の基板を前記ベース基板の上方に設ける工程の前に、前記第1の基板に第1の開口部を形成する工程を有し、

前記ベース基板の上方に前記第1の基板を設ける工程において、前記第1の開

口部が形成された部分に前記第1の屈曲部を設ける

ことを特徴とする請求項8から12の何れかに記載の半導体装置の製造方法。

【請求項14】 さらに、前記第2の基板を前記第1の基板の上方に設ける工程の前に、前記第2の基板に第2の開口部を形成する工程を有し、

前記第1の基板の上方に前記第2の基板を設ける工程において、前記第2の開口部が形成された部分に前記第2の屈曲部を設ける

ことを特徴とする請求項8から13の何れかに記載の半導体装置の製造方法。

【請求項15】 請求項1から7の何れかに記載の半導体装置を備えることを特徴とする電子機器。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、半導体装置及び半導体装置の製造方法並びに電子機器に関する。

[0002]

【従来の技術】

半導体素子の高密度大容量化を図るために、半導体素子等が実装された基板を 厚さ方向に積層して設け、相互に電気的に接続して上下の導通をとる技術が知ら れている。

たとえば、スルーホールが形成された基板を用い、スルーホール内に導電部材 を配して、上下の導通をとる手法がある。各基板の導電部材を介して上下導通を とるために、各基板間に半田ボールやバンプやピン等が設けられるものがある。

[0003]

【発明が解決しようとする課題】

ところが、上述した従来の技術では、半導体素子を搭載した基板を複数積層しようとすると、それぞれの基板の厚みと、導通手段の厚みや半導体素子と基板との間のマージンとが加算されるため、パッケージサイズが大きくなってしまうという問題がある。また、たとえば異なる半導体素子を搭載する場合、チップセレクター用に独立させたスルーホールが必要となり、スルーホール分だけパッケージサイズが大きくなってしまったり、配線の設計の自由度が低くなってしまった

りする場合がある。また、この場合、さらに別の基板を使用することもできるが 、やはりパッケージサイズが大きくなってしまう。

[0004]

本発明は、このような状況に鑑みてなされたものであり、パッケージサイズを 小さくすることができる半導体装置及び半導体装置の製造方法並びに電子機器を 提供することを目的とするものである。

[0005]

【課題を解決するための手段】

本発明の半導体装置は、ベース配線が設けられたベース基板と、前記ベース配線に電気的に接続される第1の配線を含み、前記ベース基板の上方に設けられた第1の基板と、前記第1の配線に電気的に接続される第1の電極を含み、前記ベース基板と前記第1の基板との間に設けられた第1の半導体素子と、前記ベース配線に電気的に接続される第2の配線を含み、前記第1の基板の上方に設けられた第2の基板と、前記第2の配線に電気的に接続される第2の電極を含み、前記第1の基板と前記第2の基板との間であって前記第1の半導体素子の上方に設けられた第2の半導体素子とを備え、前記第1の基板は、前記第1の半導体素子が下方に設けられた第1の領域と前記第1の配線の前記ベース配線と接合する部分が位置する第2の領域とを有し、さらに前記第1の領域と前記第2の領域との間に第1の屈曲部を有し、前記第2の配線の前記ベース配線と接合する部分が位置する第4の領域と前記第2の配線の前記ベース配線と接合する部分が位置する第4の領域とを有し、さらに前記第3の領域と前記第4の領域との間に第2の屈曲部を有することを特徴とする。

また、本発明の半導体装置は、前記第1の半導体素子の第1の電極を有する面は矩形形状であって、第1の辺と、前記第1の辺よりも長い辺であって前記第1の辺と交わる第2の辺と、を含み、前記第2の半導体素子の第2の電極を有する面は矩形形状であって、第3の辺と、前記第3の辺よりも長い辺であって前記第3の辺と交わる第4の辺と、を含み、前記第1の半導体素子と前記第2の半導体素子とは、前記第2の辺と前記第4の辺とが平行になるように配置されるようにすることができる。

また、本発明の半導体装置は、前記第1の半導体素子の第1の電極を有する面は矩形形状であって、第1の辺と、前記第1の辺よりも長い辺であって前記第1の辺と交わる第2の辺と、を含み、前記第2の半導体素子の第2の電極を有する面は矩形形状であって、第3の辺と、前記第3の辺よりも長い辺であって前記第3の辺と交わる第4の辺と、を含み、前記第1の半導体素子と前記第2の半導体素子とは、前記ベース基板に投影した前記第2の辺と前記第4の辺とが互いに交差するように配置されるようにすることができる。

また、本発明の半導体装置は、前記ベース基板の表面と対向する前記第1の基板の面は矩形形状であって、第1の辺と、前記第1の辺よりも長い辺であって前記第1の辺と交わる第2の辺と、を含み、前記ベース基板の表面と対向する前記第2の基板の面は矩形形状であって、第3の辺と、前記第3の辺よりも長い辺であって前記第3の辺と交わる第4の辺と、を含み、前記第1の基板と前記第2の基板とは、前記第2の辺と前記第4の辺とが平行になるように配置されるようにすることができる。

また、本発明の半導体装置は、前記ベース基板の表面と対向する前記第1の基板の面は矩形形状であって、第1の辺と、前記第1の辺よりも長い辺であって前記第1の辺と交わる第2の辺と、を含み、前記ベース基板の表面と対向する前記第2の基板の面は矩形形状であって、第3の辺と、前記第3の辺よりも長い辺であって前記第3の辺と交わる第4の辺と、を含み、前記第1の基板と前記第2の基板とは、前記ベース基板に投影した前記第2の辺と前記第4の辺とが互いに交差するように配置されるようにすることができる。

また、本発明の半導体装置は、前記第1の基板には、前記第1の屈曲部に開口 部が形成されているようにすることができる。

また、本発明の半導体装置は、前記第2の基板には、前記第2の屈曲部に開口 部が形成されているようにすることができる。

本発明の半導体装置の製造方法は、第1の配線を有する第1の基板に第1の電極を有する第1の半導体素子を、前記第1の電極を前記第1の配線に電気的に接続させて実装する工程と、ベース配線が設けられたベース基板の上方に、前記ベース基板に対して前記第1の基板の第1の半導体素子が実装された面側を向けて

前記第1の基板を配置し、前記第1の基板に第1の屈曲部を設けて前記第1の配線を前記ベース配線に電気的に接続する工程と、第2の配線を有する第2の基板に第2の電極を有する第2の半導体素子を、前記第2の電極を前記第2の配線に電気的に接続させて実装する工程と、前記第1の基板の上方において、前記第1の基板に対して前記第2の基板の前記第2の半導体素子が実装された面側を向けて前記第2の基板を配置し、前記第2の基板に第2の屈曲部を設けて前記第2の配線を前記ベース配線に電気的に接続する工程と、を含むことを特徴とする。

また、本発明の半導体装置の製造方法は、前記第1の半導体素子の第1の電極を有する面は矩形形状であって、第1の辺と、前記第1の辺よりも長い辺であって前記第1の辺と交わる第2の辺と、を含み、前記第2の半導体素子の第2の電極を有する面は矩形形状であって、第3の辺と、前記第3の辺よりも長い辺であって前記第3の辺と交わる第4の辺と、を含み、前記第2の基板を前記第1の基板の上方に設ける工程において、前記第2の辺と前記第4の辺とが平行になるように、前記第2の基板を配置するようにすることができる。

また、本発明の半導体装置の製造方法は、前記第1の半導体素子の第1の電極を有する面は矩形形状であって、第1の辺と、前記第1の辺よりも長い辺であって前記第1の辺と交わる第2の辺と、を含み、前記第2の半導体素子の第2の電極を有する面は矩形形状であって、第3の辺と、前記第3の辺よりも長い辺であって前記第3の辺と交わる第4の辺と、を含み、前記第2の基板を前記第1の基板の上方に設ける工程において、前記ベース基板に投影した前記第2の辺と前記第4の辺とが互いに交差するように、前記第2の基板を配置するようにすることができる。

また、本発明の半導体装置の製造方法は、前記第1の基板の前記ベース基板の 表面と対向する面は矩形形状であって、第1の辺と、前記第1の辺よりも長い辺 であって前記第1の辺と交わる第2の辺と、を含み、前記第2の基板の前記ベー ス基板の表面と対向する面は矩形であって、第3の辺と、前記第3の辺よりも長 い辺であって前記第3の辺と交わる第4の辺と、を含み、前記第2の基板を前記 第1の基板の上方に設ける工程において、前記ベース基板に投影した前記第2の 辺と前記第4の辺とが平行になるように、前記第2の基板を配置するようにする ことができる。

また、本発明の半導体装置の製造方法は、前記第1の基板の前記ベース基板の表面と対向する面は矩形形状であって、第1の辺と、前記第1の辺よりも長い辺であって前記第1の辺と交わる第2の辺と、を含み、前記第2の基板の前記ベース基板の表面と対向する面は矩形形状であって、第3の辺と、前記第3の辺よりも長い辺であって前記第3の辺と交わる第4の辺と、を含み、前記第2の基板を前記第1の基板の上方に設ける工程において、前記ベース基板に投影した前記第2の辺と前記第4の辺とが互いに交差するように、前記第2の基板を配置するようにすることができる。

また、本発明の半導体装置の製造方法は、さらに、前記第1の基板を前記ベース基板の上方に設ける工程の前に、前記第1の基板に第1の開口部を形成する工程を有し、前記ベース基板の上方に前記第1の基板を設ける工程において、前記第1の開口部が形成された部分に前記第1の屈曲部を設けるようにすることができる。

また、本発明の半導体装置の製造方法は、さらに、前記第2の基板を前記第1の基板の上方に設ける工程の前に、前記第2の基板に第2の開口部を形成する工程を有し、前記第1の基板の上方に前記第2の基板を設ける工程において、前記第2の開口部が形成された部分に前記第2の屈曲部を設けるようにすることができる。

本発明の電子機器は、請求項1から7の何れかに記載の半導体装置を備えることを特徴とする。

本発明に係る半導体装置及び半導体装置の製造方法並びに電子機器においては、ベース配線が設けられたベース基板と、上記ベース配線に電気的に接続される第1の配線を含み、上記ベース基板の上方に設けられた第1の基板と、上記第1の配線に電気的に接続される第1の電極を含み、上記ベース基板と上記第1の基板との間に設けられた第1の半導体素子と、上記ベース配線に電気的に接続される第2の配線を含み、上記第1の基板の上方に設けられた第2の基板と、上記第2の配線に電気的に接続する第2の電極を含み、上記第1の基板と上記第2の基板との間であって上記第1の半導体素子の上方に設けられた第2の半導体素子と

を備え、上記第1の基板は、上記第1の半導体素子が下方に設けられた第1の領域と上記第1の配線の上記ベース配線と接合する部分が位置する第2の領域とを有し、上記第1の領域と上記第2の領域との間に第1の屈曲部を有し、上記第2の基板は、上記第2の半導体素子が下方に設けられた第3の領域と上記第2の配線の上記ベース配線と接合する部分が位置する第4の領域とを有し、上記第3の領域と上記第4の領域との間に第2の屈曲部を有するようにする。

[0006]

【発明の実施の形態】

以下、本発明の実施の形態について説明する。

図1は、本発明の半導体装置の一実施の形態を示す図、図2は、図1のa-a 線断面図、図3及び図4は、図1の半導体装置の構成を変えた場合の他の実施の 形態を示す図、図5は、図4のb-b線断面図である。

[0007]

図1に示す半導体装置は、ベース基板10と、第1の基板であるフレキシブル 基板20と、第1の半導体素子30と、第2の基板であるフレキシブル基板40 と、第2の半導体素子50とを備えている。

[0008]

ベース基板10は、フレキシブル基板であっても、リジット基板であってもよい。ベース基板10は、対向する2つの主面を有する絶縁層と、少なくとも絶縁層の一方の主面に設けられたベース配線11とを有する。絶縁層は、ガラスエポキシ材料やポリイミド材料やポリエチレンテレフタラート材料等を含むものであってもよい。ベース基板10は、ベース配線11が絶縁層の内部にも設けられ、多層配線基板となっていてもよい。また、ベース基板10は、ベース配線11が絶縁層の他方の主面にも設けられ、両面配線基板となっていてもよい。絶縁層の表面に設けられたベース配線11は、さらに、ベース配線11を保護する絶縁膜(保護膜)に覆われていてもよい。この場合、ベース配線11は、少なくとも後述する第1の配線21、第2の配線41との接合部分において、この絶縁膜から露出していてもよい。絶縁膜は、ガラスエポキシ材料やポリイミド材料やポリエチレンテレフタラート材料等を含むものであってもよい。

[0009]

また、ベース基板10は、図2又は図5に示すように、ベース配線11に電気的に接続される外部端子12を他方の主面に有していてもよい。外部端子12は、図示したように、半田ボール等の突起電極であってもよいし、ピンやリードであってもよい。ベース基板10の上方には、フレキシブル基板20と、フレキシブル基板20に実装された第1の半導体素子30と、フレキシブル基板20の上方に設けられたフレキシブル基板40と、フレキシブル基板40に実装された第2の半導体素子50とが設けられている。さらに、フレキシブル基板40の上方に、ベース基板10に接続する他の基板と、その基板に実装された他の半導体素子を設けてもよい。すなわち、ベース基板10の上方には、基板とその基板に実装された半導体素子を含む半導体パッケージが複数積層されていてもよい。

[0010]

フレキシブル基板20は、対向する2つの主面を有する絶縁層と、少なくとも 絶縁層の一方の主面に設けられた第1の配線21とを有する。フレキシブル基板 40は、対向する2つの主面を有する絶縁層と、少なくとも絶縁層の一方の主面 に設けられた第2の配線41とを有する。フレキシブル基板20の絶縁層とフレ キシブル基板40の絶縁層とは同じ材料で形成されてもよいし、異なる材料で形 成されていてもよい。たとえば、絶縁層の材料として、ポリイミド材料やポリエ チレンテレフタラート材料等の可撓性を有する材料を含むものを用いてもよい。 第1の配線21と第2の配線41とは、同じ材料で形成されてもよいし、異なる 材料で形成されていてもよい。すなわち、フレキシブル基板20とフレキシブル 基板40とは、同一の構成からなる基板であってもよいし、異なる構成からなる 基板であってもよい。第1の配線21と第2の配線41とは、それぞれ、複数の 金属層で形成されてもよいし、単層の金属層から形成されたものであってもよい 。フレキシブル基板20とフレキシブル基板40とは、フレキシブル基板20の 主面がフレキシブル基板40の主面とほぼ同一の面積であるものでもよいし、フ レキシブル基板20の主面がフレキシブル基板40の主面よりも面積が小さいも のでも、大きいものであってもよい。

[0011]

フレキシブル基板20の主面の面積がフレキシブル基板40の主面の面積よりも小さい場合に、図5に示す構成をとるとき、第2の配線41とベース配線11との接続部をフレキシブル基板40とフレキシブル基板20との重複領域外に設けることができるため、第2の配線41とベース配線11との接続が容易となる。フレキシブル基板20とフレキシブル基板40とは、第1の配線21と第2の配線41とが絶縁層の内部にも設けられて、多層配線基板になっていてもよい。絶縁層の主面に設けられた第1の配線21及び第2の配線41は、さらに、配線を保護する絶縁膜(保護膜)に覆われていてもよい。この場合、第1の配線21及び第2の配線41は、少なくとも後述するベース配線11との接合部分において、この絶縁膜から露出していてもよい。絶縁膜は、ポリイミド材料やポリエチレンテレフタラート材料等の可撓性の樹脂を含むものであってもよい。

[0012]

半導体素子30は、集積回路を内部に有する。半導体素子30は、この集積回 路に電気的に接続する第1の電極31を主面に有する。第1の電極31は、少な くともこの集積回路に電気的に接続する電極パッドを含む、電極パッド上にバン プ状に形成された突起電極を含んでもよい。同様に、半導体素子50も、集積回 路を有し、この集積回路に電気的に接続する第2の電極51を主面に有する。第 2の電極51も、この集積回路に電気的に接続する電極パッドを含み、電極パッ ド上にバンプ状に形成された突起電極をさらに含んでもよい。半導体素子30, 50は、図2~5に示すように、フレキシブル基板20,40のベース基板10 の表面と対向する面に実装されている。第1,第2の半導体素子30,50の第 1, 第2の電極31, 51とフレキシブル基板20, 40の第1, 第2の配線2 1,41とは、電気的に接続されている。第1の電極31と第1の配線21とは 、図示するように半田バンプ等の突起電極を用い、フリップチップボンディング によって接続されたものでもよいし、ワイヤボンディングによって接続されたも のであってもよい。フリップチップボンディング法によれば、各基板間の間隔を 狭めても、ワイヤ等が半導体素子に接触しないため、接続不良が生じにくい。こ のため、接続不良を減少させることができ、半導体装置を小型化することができ る。

[0013]

また、第1の半導体素子30は、ベース基板10に樹脂によって固着されてい てもよい。第2の半導体素子50は、フレキシブル基板20に樹脂によって固着 されていてもよい。これによれば、第1、第2の半導体素子30、50に加わる ダメージを軽減することができる。樹脂は、絶縁性の樹脂であってもよい。この 場合、各基板と第1,第2の半導体素子30,50との絶縁性を向上することが できる。また、導電性の樹脂を用いてもよい。この場合、第1,第2の半導体素 子30,50からの発熱性が向上する。フレキシブル基板20,40の第1の配 線21及び第2の配線41は、ベース基板10のベース配線11に接続される。 第1の配線21及び第2の配線41は、ベース配線11に接合されていてもよい 。ベース配線11と第1の配線21又は第2の配線41とは、異方性導電接着剤 や絶縁性、導電性の接着剤を用いた公知の接着接合方式によって接合されていて もよいし、半田接合や合金接合や金バンプ接合等の公知の金属接合方式によって 接合されていてもよい。ベース基板10の主面とフレキシブル基板20、40の 主面とは、少なくとも一部が接触してもよい。ベース配線11、第1の配線21 又は第2の配線41には、ベース配線11と第1の配線21又は第2の配線41 との接続部に凸部が形成されていてもよい。この場合、凸部を形成することによ って、配線の表面が厚い絶縁膜等に覆われている場合であっても、ベース配線1 1と第1の配線21又は第2の配線41とを容易に接合することができる。この 凸部は、ベース配線11との接続部において、第1の配線21、第2の配線41 を屈曲させて基板表面から突出した屈曲部を設けることによって形成されたもの でもよいし、第1の配線21、第2の配線41の表面に段差を設けることによっ て形成されたものでもよいし、第1の配線21、第2の配線41の表面に別の導 電部材を凸状に設けて形成されたものでもよい。屈曲部を設ける場合には、この 屈曲部の凹部内に樹脂が充填されてもよい。これによれば、屈曲部にかかる応力 を緩和させることができる。

[0014]

また、フレキシブル基板20,40のベース基板10の表面と対向する主面は 矩形形状であってもよい。この場合、フレキシブル基板20,40の主面は、長 辺と長辺よりも短い短辺に囲まれる。短辺は、長辺に交差する。この場合、ベース基板10には、図1~図3に示すように、フレキシブル基板20,40が互いに交差するように搭載されていてもよい。すなわち、このフレキシブル基板20,40の長辺をベース基板10に投影した場合に、フレキシブル基板20の長辺とフレキシブル基板40の長辺とが互いに交差するように、フレキシブル基板20,40が配置されてもよい。フレキシブル基板20は、第1の半導体素子30が実装される第1の領域と、第1の配線21のうちベース配線11に接続される部分が位置する第2の領域とを有する。第1の領域と第2の領域との間には、第1の配線21の少なくとも一部を露出させるように切り欠かれた開口部22が設けられていてもよい。この場合、開口部22を基点としてフレキシブル基板20が屈曲されていてもよい。また、フレキシブル基板40は、半導体素子50が実装される第3の領域と、第2の配線41の領域とを有する。第3の領域と第4の領域との間には、第2の配線41を露出させるように切り欠かれた開口部42が設けられていてもよい。配線41を露出させるように切り欠かれた開口部42が設けられていてもよい。

[0015]

この場合、開口部42を基点としてフレキシブル基板20が屈曲されていてもよい。このような開口部22,42を設けることにより、開口部22,42が設けられた部分において、フレキシブル基板20又はフレキシブル基板40が屈曲しやすくなる。このため、フレキシブル基板20,40は、屈曲状態を維持しやすくなる。したがって、ベース配線11と第1,2の配線21,41との間に生じる応力を少なくすることができるため、接続信頼性を向上することができる。第1,第2の半導体素子30,50の第1,第2の電極31,51を有する面は、矩形形状であってもよい。この場合、第1,第2の電極31,51を有する面は、それぞれ長辺と長辺よりも短い短辺に囲まれ、短辺は長辺に交差する。この場合、図1及び図3に示すように、第1の半導体素子30の長辺は、フレキシブル基板20の長手方向に対して直交するように実装されていてもよいし、交差するように実装されていてもよい。平行になるように実装されていてもよい。

[0016]

第2の半導体素子50の外形も、矩形であってもよい。この場合も、第2の半

導体素子50の主面は長辺と長辺よりも短く長辺と交差する短辺とからなり、第2の半導体素子50は、図1及び図3に示すように、半導体素子50の長辺がフレキシブル基板40の長手方向に対して直交するように実装されていてもよいし、交差するように実装されていてもよいし、平行になるように実装されていてもよい。フレキシブル基板20とフレキシブル基板40とは、図1及び図4に示すように、第1の半導体素子30の長辺と第2の半導体素子50の長辺とが平行になるように、配置されてもよい。このように配置すれば、基板としてフレキシブル基板を採用した場合であっても、第1,第2の半導体素子30と50とがそれぞれの搭載領域のフレキシブル基板の支持体となり、第1,第2の半導体素子30と50とに生じるダメージを軽減することができる。

[0017]

また、フレキシブル基板20とフレキシブル基板40とは、第1の半導体素子30の長辺と第2の半導体素子50の長辺とをベース基板10に投影した場合に、図3に示すように、第1の半導体素子30の長辺と第2の半導体素子50の長辺とが交差するように配置されてもよい。この場合、第1の半導体素子30の長辺と第2の半導体素子50の長辺とが直交するように配置されていてもよい。このように配置すれば、ベース配線11,第1,2の配線21,41の設計の自由度が大きくなる。

[0018]

次に、このような半導体装置の製造方法について説明する。

まず、フレキシブル基板20の第1の配線21に第1の半導体素子30に設けられている第1の電極31を、上述のようにフリップチップボンディングやワイヤボンディングによって電気的に接続する。同様に、フレキシブル基板40の第2の配線41に第2の半導体素子50に設けられている第2の電極51を熱圧着等によって電気的に接続する。この後、第2の半導体素子50とフレキシブル基板20とを接着剤等の樹脂で固着してもよい。こうすることによって、フレキシブル基板20、40とベース基板10との位置合わせが容易になる。次いで、ベース基板10にフレキシブル基板20を、フレキシブル基板20の第1の半導体素子30が実装された面側を向けて配置し、フレキシブル基板20を屈曲させて

、ベース配線11と第1の配線21とを電気的に接続する。フレキシブル基板20は、上述した開口部22を基点として屈曲させてもよい。同様に、フレキシブル基板40を、フレキシブル基板40の第2の半導体素子50が実装された面側を向けて、フレキシブル基板20の上方に配置し、フレキシブル基板40を屈曲させて、ベース配線11と第2の配線41とを接合する。

[0019]

この際、図2及び図3に示すように、フレキシブル基板20とフレキシブル基板40とを、ベース基板10に投影したフレキシブル基板20の長辺とフレキシブル基板40の長辺とが交差するように配置させてもよい。また、図4に示すように、フレキシブル基板20とフレキシブル基板40とを、ベース基板10に投影したフレキシブル基板20の長辺とフレキシブル基板40の長辺とが平行になるように配置させてもよい。フレキシブル基板40は、上述した開口部42を基点として屈曲させてもよい。第1,2の配線21,41をベース配線11に電気的に接続する際には、上述の接続方法をとることができる。

[0020]

このように、本実施の形態では、ベース配線11が設けられたベース基板10と、上記ベース配線11に電気的に接続される第1の配線21を含み、上記ベース基板10の上方に設けられたフレキシブル基板20と、上記第1の配線21に電気的に接続される第1の電極31を含み、上記ベース基板10と上記フレキシブル基板20との間に設けられた第1の半導体素子30と、上記ベース配線11に電気的に接続される第2の配線41を含み、上記フレキシブル基板20の上方に設けられたフレキシブル基板40と、上記第2の配線41に電気的に接続される第2の電極51を含み、上記フレキシブル基板20と上記フレキシブル基板40との間であって上記第1の半導体素子30の上方に設けられた第2の半導体素子50とを備え、上記フレキシブル基板20は、上記第1の半導体素子30が下方に設けられた第1の領域と上記第1の配線21の上記ベース配線11と接合する部分が位置する第2の領域とを有し、上記第1の領域と上記第2の半導体素子50が下方に設けられた第3の領域と上記第2の配線の上記ベース配線と接合する部

分が位置する第4の領域とを有し、上記第3の領域と上記第4の領域との間に開口部42を有するようにした。これにより、第1,第2の半導体素子30,50 をベース基板10上に複数積層しても、フレキシブル基板20,40の厚みが小さいために、パッケージサイズを小さくすることができる。

[0021]

また、従来のように、チップセレクター用に独立させたスルーホールを必要とせず、そのためのさらに別のキャリア基板が必要となったりしないので、積層すべきキャリア基板を接続体により接続する必要がないことからも、パッケージサイズを小さくすることができる。また、本実施の形態では、フレキシブル基板20,40の半導体素子30,50が実装される部分と、ベース配線11に接続される部分との間に、第1,2の配線21,41を露出させるように切り欠かれた開口部22,42を設け、その開口部22,42を基点としてフレキシブル基板20,40を屈曲させるようにしたので、フレキシブル基板20,40の屈曲が容易となり、ベース配線11と第1,第2の配線21,41との接続状態を良好に維持することができる。

[0022]

また、本実施の形態では、フレキシブル基板20,40に対する第1,2の半導体素子30,50の実装形態に制約がないため、図1及び図4のように、第1,2の半導体素子30,50を互いに平行となるように実装することができ、図3のように、第1,2の半導体素子30,50を互いに直交するように実装することもできる。また、本実施の形態による外部端子12を有する半導体装置を、配線を有する回路基板に、外部端子12を配線に電気的に接続させて実装したものを、携帯電話やディジタルカメラ等の電子機器に搭載することで、それらの電子機器に搭載されるパッケージが性能アップに伴って増加した場合であっても、電子機器の小型薄型化を図ることができる。

[0023]

【発明の効果】

以上の如く本発明に係る半導体装置及び半導体装置の製造方法並びに電子機器 によれば、ベース配線が設けられたベース基板と、上記ベース配線に電気的に接 続される第1の配線を含み、上記ベース基板の上方に設けられた第1の基板と、上記第1の配線に電気的に接続される第1の電極を含み、上記ベース基板と上記第1の基板との間に設けられた第1の半導体素子と、上記ベース配線に電気的に接続される第2の配線を含み、上記第1の基板の上方に設けられた第2の基板と、上記第2の配線に電気的に接続する第2の電極を含み、上記第1の基板と上記第2の基板との間であって上記第1の半導体素子の上方に設けられた第2の半導体素子とを備え、上記第1の基板は、上記第1の半導体素子が下方に設けられた第1の領域と上記第1の配線の上記ベース配線と接合する部分が位置する第2の領域とを有し、上記第1の領域と上記第2の領域との間に第1の屈曲部を有し、上記第2の基板は、上記第2の半導体素子が下方に設けられた第3の領域と上記第2の配線の上記ベース配線と接合する部分が位置する第4の領域とを有し、上記第3の領域と上記第4の領域との間に第2の屈曲部を有するため、半導体パッケージサイズを小さくすることができる。

【図面の簡単な説明】

【図1】

本発明の半導体装置の一実施の形態を示す図である。

【図2】

図1のa-a線断面図である。

【図3】

図1の半導体装置の構成を変えた場合の他の実施の形態を示す図である。

【図4】

図1の半導体装置の構成を変えた場合の他の実施の形態を示す図である。

【図5】

図4のb-b線断面図である。

【符号の説明】


- 10 ベース基板
- 11 ベース配線
- 20,40 フレキシブル基板
- 21 第1の配線

- 22,42 開口部
- 30 第1の半導体素子
- 31 第1の電極
- 41 第2の配線
- 50 第2の半導体素子
- 51 第2の電極


【書類名】

図面


【図1】




【図2】




【図3】



【図4】



【図5】



【書類名】 要約書

【要約】

【課題】 半導体パッケージサイズを小さくすることができるようにする。

【解決手段】 ベース基板10と、フレキシブル基板20と、第1の半導体素子30と、フレキシブル基板40と、第2の半導体素子50とを備え、フレキシブル基板20,40は、第1,第2の半導体素子30,50が下方に設けられた第1,第3の領域と第1,第2の配線21,41のベース配線11と接合する部分が位置する第2,第4の領域とを有し、第1,第3の領域と第2,第4の領域との間に開口部22,42をするようにする。

【選択図】 図1

認定・付加情報

特許出願の番号 特願2002-248867

受付番号 50201279169

書類名特許願

担当官 第五担当上席 0094

作成日 平成14年 9月 2日

<認定情報・付加情報>

【提出日】 平成14年 8月28日

出願人履歴情報

識別番号

[000002369]

1. 変更年月日

1990年 8月20日

[変更理由]

新規登録

住 所

東京都新宿区西新宿2丁目4番1号

氏 名

セイコーエプソン株式会社